성형 집적 회로의 솔더 오염 영향 및 분석

추상적인:

성형된 IC의 습기 침식으로 인한 이온 오염으로 인해 발생하는 신뢰성 문제는 상대적으로 흔한 반면, PCB 솔더 오염으로 인해 발생하는 문제는 덜 자주 발생합니다. 이 문서에서는 PCB 솔더 오염으로 인한 IC 신뢰성 실패의 실제 사례를 소개하고, 솔더 오염이 발생하는 조건을 식별하고, 솔더 오염이 IC 신뢰성 실패로 이어질 수 있다는 IC 성형 패키지의 요소 분석을 통해 보여줍니다. 이 논문에서는 고장난 IC의 가열 및 재생{3}}이 어떻게 개선과 고장을 모두 유도할 수 있는지 보여줍니다.- 이는 납땜-으로 오염된 IC 패키지가 되돌릴 수 없으며 특정 조건에서 다시 실패할 수 있음을 설명합니다. 납땜 오염으로 인한 신뢰성 실패를 방지하기 위해 표면 실장 기술(SMT) 엔지니어에게 권장 사항이 제공됩니다.

0 소개

PCB는 양면 납땜 처리되어 있으며 표면 실장 및 IC 제어 및 전원 드라이브를 포함한 스루홀 장치를 포함하며 신에너지 차량용 충전 파일과 같은 산업 제어 분야에서 널리 사용됩니다. PCB의 납땜 품질 및 IC 신뢰성에 관한 상당한 문헌이 있지만[1-4], PCB 납땜 후 납땜 오염으로 인한 IC 신뢰성 실패에 관한 문헌은 거의 없습니다. 이 문서에서는 PCB 솔더 오염이 IC 신뢰성에 미치는 영향을 연구하고, 다양한 솔더링 방법에서 IC 오염 가능성, 오염 후 IC 전기 매개변수 오류의 징후, 오류를 제거하고 재현하는 방법을 분석합니다.

1 PCB IC 납땜 방법

PCB 표면 실장 IC의 주요 납땜 방법은 리플로우 납땜입니다. 웨이브 솔더링은 일부 제조업체에서 PCB의 표면 실장 IC에도 사용됩니다. 리플로우 솔더링과 웨이브 솔더링에 사용되는 솔더는 무연 솔더이며 주로 주석으로 구성되어 있으며 소량의 은, 구리 및 기타 금속이 포함되어 있습니다. 리플로우 솔더링 온도는 217도에서 260도 사이이고, 웨이브 솔더링 온도는 255도에서 265도 사이입니다. 참고문헌 [5-6]에서는 웨이브 솔더링 표면 실장 및 스루{11}}홀 IC의 특정 단계를 다음과 같이 설명합니다. 픽{12}}및{13}}머신은 표면 실장 IC를 PCB 하단의 설정된 위치에 배치하여 핀이 스루홀 IC와 동일한 납땜 표면에 있도록 합니다.{15}} 표면{17}}실장 IC는 빨간색 접착제로 고정하고 고온 경화 후 단단히 고정됩니다. 스루{18}}홀 IC를 PCB의 설정된 위치에 삽입하고 PCB를 웨이브 솔더링 기계로 보내 납땜하여 PCB의 스루{19}}홀 IC와 표면 실장 IC의 솔더링을 완료합니다.

다층 회로 기판은 양면이 납땜되어 있고 표면-실장 및 스루홀 IC가-포함되어 있습니다. IC 납땜을 실현하는 방법에는 두 가지가 있습니다. 하나는 리플로우 솔더링으로 PCB 전면 표면 실장 IC의 솔더링을 완료한 후, 리플로우 솔더링으로 PCB 후면 표면 실장 IC의 솔더링을 완료하고, 웨이브 솔더링으로 PCB 후면 스루홀 IC 솔더링을 완료하는 것이다. 다른 방법은 리플로우 납땜으로 PCB 전면의 표면 실장 IC 납땜을 완료한 다음 웨이브 납땜으로 PCB 뒷면의 표면 실장 및 스루홀 IC 납땜을 완료하는 것입니다. 전자는 두 번의 리플로우 솔더링과 한 번의 웨이브 솔더링이 필요한 반면, 후자는 한 번의 리플로우 솔더링과 한 번의 웨이브 솔더링이 필요합니다. 후자의 장점은 운영 비용을 절감하고 생산 효율성을 향상시킨다는 것입니다. [6]. 2. 솔더 오염 실패 및 위치

PCB 패드에 인쇄된 솔더 페이스트의 양에 따라 솔더링 후 핀의 솔더 실행 높이가 결정됩니다. 그림 1은 리플로우 솔더링 후 솔더가 PCB와 IC 핀을 연결하지만 핀의 하단과 측면에만 연결되고 전면이나 굽은 부분에는 도달하지 않는 표면 실장 IC를 보여줍니다. 이 경우 솔더는 IC의 성형 케이스와 접촉하지 않으므로 솔더 오염 가능성이 낮습니다. 그림 1의 빨간색 화살표는 납땜되지 않은 영역과 납땜{7}}처리된 영역의 구리 리드 간의 색상 차이를 명확하게 보여줍니다.

웨이브 솔더링에서는 PCB가 용융된 솔더 포트를 통과합니다. 냄비의 펌프는 땜납의 급증과 같은-정재파를 생성합니다. PCB가 웨이브 크레스트와 접촉하면 구성 요소가 PCB에 납땜됩니다. 웨이브 솔더링에서는 솔더 크레스트가 솔더링되는 IC의 성형 케이스 전체를 담글 수 있어 솔더 오염 가능성이 크게 높아집니다. 오염 정도는 사용된 공정과 재료에 따라 달라질 수 있습니다. 그림 2는 웨이브 솔더링 후 그림 1과 동일한 PCB에 있는 표면 실장 IC의 형태를 보여줍니다. 모든 IC 핀은 납땜으로 덮여 있으며, IC 패키지 측면 중앙의 구리 프레임 뒤에 남겨진 노출 부분까지 납땜으로 둘러싸여 그림 1의 노란색(구리 색상)에서 은색(납땜 코팅 색상)으로 변경됩니다.

리플로우 납땜은 적외선 가열을 사용하여 PCB에 인쇄된 납땜 페이스트를 녹이고 IC 핀을 PCB에 납땜합니다. 패키지 하단과 PCB 사이에는 60~100μm 높이 차이가 있고, IC 패키지 아래에는 납땜이 없어 IC 패키지의 납땜 오염 확률이 거의 0에 가깝습니다. 웨이브 솔더링에서는 솔더 웨이브 피크가 솔더링되는 IC 패키지 전체를 담그므로 솔더 오염 가능성이 크게 높아집니다. 결론적으로 표면 실장 IC 패키지의 솔더 오염 확률은 리플로우 솔더링에서는 낮지만 웨이브 솔더링에서는 높다.

동일한 IC 중 하나가 PCB 전면에 배치되고 다른 하나는 PCB 후면에 배치되었습니다. 앞면에 있는 것은 리플로우 솔더링되었고, 뒷면에 있는 것은 웨이브 솔더링되었습니다. 고온-온도, 온라인-신뢰성 노화 테스트가 PCB에 대해 수행되었습니다. IC 조건은 주변 온도 50도, Vin=9 V, Iout=15 mA였습니다. 전면의 리플로우 솔더링 IC는 불량이 발생하지 않은 반면, 뒷면의 웨이브 솔더링 IC는 약 5%의 불량률을 보였습니다. 오류는 Vin에서 접지 단락으로 나타나고 Vout은 10mA에서 -0.5V를 출력합니다(일반 Vout 출력은 3.23-3.37V 사이여야 함). Iq도 5μA를 초과하여 초과되었습니다. 좋은 IC와 비교한 결과, 오실로스코프를 사용하여 실패한 IC에서 비정상적인 I-V 곡선(Vin-Vss, Vout-Vss 등)이 나타났습니다. 고장난 IC를 진공실에서 0.13Pa, 40도에서 12시간 동안 제습해도 IC의 동작은 바뀌지 않았습니다. 여전히 실패했습니다.

분명히 습기를 제거한다고 해서 고장난 IC가 정상 작동 상태로 복원될 수는 없습니다. 습기-로 인한 IC 노화 실패를 배제하기 위한 증거 중 하나는 실패한 IC와 검증된 IC 모두의 세로 방향 절개입니다. 이는 칩 표면과 몰딩 화합물 사이에 박리가 없음을 보여줍니다(그림 3). 또 다른 증거는 85도 및 85% 상대 습도에서 12시간 동안 베이킹한 후 회복된 IC에서 수행된 가습 실험입니다. 제품이 정상적으로 작동하고 고장이 나지 않았습니다.

습기로 인해 성형된 IC가 실패하고 베이킹 후 회복되는 경우가 참고문헌 [7]에 설명되어 있습니다. 이 경우, IC는 불량 후 베이킹 후 회복되어 습기를 원인으로 배제하고 있으며, 솔더 오염과 관련이 있지 않을까 의심됩니다.

웨이브{0}}솔더링된 IC 신뢰성 불량의 원인을 조사하고 양호한 IC와 불량한 IC 사이의 패키지 표면의 원소 구성 차이를 식별하기 위해 불량한 IC, 양호한 IC, 리플로우{1}}솔더링된 IC의 IC 패키지 표면 원소 구성에 대해 EDX 분석을 수행했습니다. 결과는 리플로우- 솔더링된 IC 패키지의 표면에서 Sn이 관찰되지 않은 반면, Sn 질량 분율은 일반 웨이브-솔더링 IC보다 실패한 웨이브-솔더링 IC에서 더 높았음을 보여줍니다.

분명히 웨이브 솔더링 후 IC의 신뢰성 실패와 베이킹 후 회복 현상은 패키지에 다량의 Sn이 존재하는 것과 밀접한 상관관계가 있습니다. 원소 분석에 사용된 EDX의 가속 전압은 30keV, 원소 검출 깊이는 약 6μm로, 불량 IC가 웨이브 솔더링으로 인해 패키지의 솔더 오염을 겪었을 수 있으며 오염 깊이는 최소 6μm입니다. 솔더 오염이 IC 성능에 미치는 영향에 관한 문헌은 거의 없습니다. 많은 연구가 검토되었지만 위 현상에 대한 과학적 설명은 발견되지 않았습니다. 발견된 가장 가까운 문헌[8]은 플럭스 잔류물에 초점을 맞춰 리플로우 및 웨이브 솔더링 공정의 잔류물만을 연구합니다. 납땜 금속 요소에 의한 IC 패키지 오염과 관련된 문헌은 발견되지 않았습니다.

3 고장 메커니즘 및 대책

실패한 IC의 내부 회로 구조는 그림 4에 나와 있습니다. IC 칩은 Vin 핀에 납땜됩니다. 이는 그림 5와 같이 IC 칩 기판이 Vin 핀에 연결된다는 의미입니다. 납땜 오염 후 Sn과 같은 다량의 금속 요소가 IC 패키지에 잠겨 있습니다. 이러한 금속 요소는 IC의 전기적 신뢰성이 노화되는 동안 전기장의 영향을 받아 움직이며 천천히 함께 축적됩니다. 이러한 금속 이온의 농도가 특정 수준에 도달하면 Vin 핀과 GND 핀을 연결하여 Vin 핀 접지에 단락이 발생하고 Vin-GND 단락 전류는 4.24mA가 됩니다. 실패한 IC는 150도에서 12시간 동안 구워졌습니다. 열로 인해 IC 패키지에 축적된 Sn과 같은 고밀도 이온이 고르게 재분배되어 전기적 특성이 향상되고 단락 전류가 1.18mA로 향상되었습니다(그림 6b). 24시간 동안 연속 가열한 후 모든 전기 매개변수는 0.00mA의 단락 전류와 함께 정상으로 돌아왔습니다(그림 6c).

그러나 고온-베이킹은 IC 패키지 내의 Sn 및 기타 금속 원소만을 재분배합니다. 이러한 요소는 제거되지 않습니다. 납땜 금속 요소는 IC 패키지 내에 남아 있습니다. 이론적으로 유사한 전기 신뢰성 노화 테스트를 다시 수행하면 IC가 다시 실패하게 됩니다. 실험을 통해 이를 확인했으며, 실패가 되돌릴 수 있고 반복 가능하다는 것을 보여주었습니다. 베이킹에서 회복된 IC는 Ta=50 Degree, Vin=9 V, lout=30 mA, Vout=3.3 V 조건에서 두 번째 노화 테스트를 거쳤습니다. 24시간 후 IC는 다시 실패하여 과도한 Iq를 나타냈습니다. 에이징 전 3개 샘플의 Iq 값은 각각 3.273, 4.269, 3.763μA였으며, 에이징 후에는 각각 15.011, 5.499, 8.206μA였다. 정상 범위는 5μA 미만입니다.

요약하자면, IC 패키지의 솔더 오염은 되돌릴 수 없습니다. 일단 오염되면 IC 패키지는 오염된 납땜 요소를 제거할 수 없습니다. 솔더 오염으로 인해 발생한 IC 전기 매개변수의 오류는 복구 가능하지만, 오염된 솔더가 패키지 내에 남아 있기 때문에 특정 조건에서 복구된 IC는 다시 오류를 일으킬 수 있습니다. IC 패키지의 납땜 오염 가능성을 줄이기 위해 민감한 표면{2}}실장 IC에는 표준 리플로우 납땜 공정을 사용하는 것이 좋습니다.

4. 결론

생산 효율성을 높이기 위해 일부 SMT 제조업체에서는 웨이브 솔더링 장비를 사용하여 표면 실장 IC와 다층 회로 기판의 한 면에 있는 스루홀 IC를 동시에 처리합니다. 이는 비용 이점을 제공합니다. 본 논문에서는 성형 IC의 솔더 오염 실패 메커니즘을 연구하고 웨이브 솔더링이 표면 실장 성형 IC에 솔더 오염 위험을 초래한다는 사실을 발견했습니다. 더욱이 오염된 IC는 되돌릴 수 없으며 신뢰성이 여전히 문제로 남아 있습니다. IC 패키지의 납땜 오염 가능성을 줄이기 위해 웨이브 납땜을 피하고 민감한 표면 실장 성형 IC에는 리플로우 납땜을 사용하는 것이 좋습니다.